acx735引脚分配约束，方便实际工程的时候使用，避免频繁的去打开excel文档。

一、校验数字的表达式

1. 数字：

1

^[0-9]\*$

本文旨在用最通俗的语言讲述最枯燥的基本知识

文章提纲：

1. 元字符
2. 重复限定符
3. 分组
4. 转义
5. 条件或
6. 区间

Xilinx的FPGA芯片

  例如XC7VX485T-2FFG1761C:
  XC7VX485T是芯片型号，表示属于Xilinx公司的V7系列的芯片，485T表示其有48.5万个逻辑单元。
  -2表示速度等级，对于Xilinx FPGA来说，一般有-1，-2，-3三个等级，值越大，速度越高。
  FFG表示封装方式，1761表示引脚数，C代表的是温度等级Temperature grade ，这里是商用(Commercial)，如果是I 就是工业用。

Vivado时序约束中Tcl命令的对象及属性

  在前面的章节中，我们用了很多Tcl的指令，但有些指令并没有把所有的参数多列出来解释，这一节，我们就把约束中的Tcl指令详细讲一下。

我们前面讲到过get_pins和get_ports的区别，而且我们也用过get_cells、get_clocks和get_nets这几个指令，下面就通过一张图直观展现它们的区别。

时序约束辅助工具

  上面我们讲的都是xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：时序约束编辑器（Edit Timing Constraints ）和时序约束向导（Constraints Wizard）。两者都可以在综合或实现后的Design中打开。

多周期路径约束

  多周期路径，我们一般按照以下4个步骤来约束：

1. 带有使能的数据

  首先来看带有使能的数据，在本工程中的Tming Report中，也提示了同一个时钟域之间的几个路径建立时间不满足要求

5. 伪路径约束

  在不加伪路径的时序约束时，Timing Report会提示很多的error，其中就有跨时钟域的error。

延迟约束

  对于延迟约束，相信很多同学是不怎么用的，主要可能就是不熟悉这个约束，也有的是嫌麻烦，因为有时还要计算PCB上的走线延迟导致的时间差。而且不加延迟约束，Vivado也只是在Timing Report中提示warning，并不会导致时序错误，这也会让很多同学误以为这个约束可有可无。

约束衍生时钟

  系统中有4个衍生时钟，但其中有两个是MMCM输出的，不需要我们手动约束，因此我们只需要对clk_samp和spi_clk进行约束即可。约束如下：

1
2

create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/BUFHCE_clk_samp_i0/O]
create_generated_clock -name spi_clk -source [get_pins dac_spi_i0/out_ddr_flop_spi_clk_i0/ODDR_inst/C] -divide_by 1 -invert [get_ports spi_clk_pin]